OBIC measurements on 1.3 kV 6H-SiC bipolar diodes protected by Junction Lateral Extension

International audienceDue to its good electrical properties, mainly a high critical electric field and a large bandgap, silicon carbide has demonstrated potentialities for high power devices. We have designed and realised bipolar diodes to sustain a reverse voltage of about 1.3 kV. We present below the experimental breakdown voltage we achieved, and results of OBIC measurements

Improved Annealing Process for 6H-SiC p⁺-n Junction Creation by Al Implantation

International audienceFive-fold Al implantations at both room temperature and 300°C ranging from 25 keV to 300 keV and a total fluence of 1.75x10 15 cm-2 , have been performed in 6H-SiC epilayers to create p +-n junctions. The samples have been annealed at 1700°C during 30 mn in an inductively heated furnace especially configured. Surface effects, recrystallization, dopant distribution and electrical activation are investigated by XPS, RBS, SIMS and sheet resistance measurements. For both RT and 300°C-implanted samples, good recrystallization and surface stoichiometry are found as well as no dopant loosing and an interesting electrical activation (46% and 99%, respectively). Introduction p +-n junctions in SiC power devices must be realized by ion implantation due to very low diffusion coefficients of dopants in silicon carbide. SiC high density and its structural crystallinity involve a delicate post-implantation annealing. The implantation temperature, annealing environment, time and temperature of annealing and the heating rate are the essential parameters to reorder the crystal damage induced by ion implantation and to activate the dopants by migrating in SiC atomic sites. Initially, after ion implantation, almost all Al dopants are distributed in interstitial sites, where they are not electrically active. We utilized a JIPELEC TM rf induction furnace. This technique of annealing has significant advantages such as the very high rising slope in temperature and the very localized zone of heating (the susceptor). But this one implies high temperature variations, vertically in the enclosure and laterally on the surface of the SiC wafers. These temperature gradients may cause an etching of, or a layer deposition on the SiC surface. Moreover, Si is known to volatilize towards 1400°C at one atmosphere pressure, and in lack of a Si supersaturating vapor the carbonization of the surface is inevitable. This paper presents the results of an optimized thermal rf annealing, which avoids these problems

Improved Annealing Process for 6H-SiC p⁺-n Junction Creation by Al Implantation

International audienceFive-fold Al implantations at both room temperature and 300°C ranging from 25 keV to 300 keV and a total fluence of 1.75x10 15 cm-2 , have been performed in 6H-SiC epilayers to create p +-n junctions. The samples have been annealed at 1700°C during 30 mn in an inductively heated furnace especially configured. Surface effects, recrystallization, dopant distribution and electrical activation are investigated by XPS, RBS, SIMS and sheet resistance measurements. For both RT and 300°C-implanted samples, good recrystallization and surface stoichiometry are found as well as no dopant loosing and an interesting electrical activation (46% and 99%, respectively). Introduction p +-n junctions in SiC power devices must be realized by ion implantation due to very low diffusion coefficients of dopants in silicon carbide. SiC high density and its structural crystallinity involve a delicate post-implantation annealing. The implantation temperature, annealing environment, time and temperature of annealing and the heating rate are the essential parameters to reorder the crystal damage induced by ion implantation and to activate the dopants by migrating in SiC atomic sites. Initially, after ion implantation, almost all Al dopants are distributed in interstitial sites, where they are not electrically active. We utilized a JIPELEC TM rf induction furnace. This technique of annealing has significant advantages such as the very high rising slope in temperature and the very localized zone of heating (the susceptor). But this one implies high temperature variations, vertically in the enclosure and laterally on the surface of the SiC wafers. These temperature gradients may cause an etching of, or a layer deposition on the SiC surface. Moreover, Si is known to volatilize towards 1400°C at one atmosphere pressure, and in lack of a Si supersaturating vapor the carbonization of the surface is inevitable. This paper presents the results of an optimized thermal rf annealing, which avoids these problems

Study of 6H-SiC high voltage bipolar diodes under reverse biases

International audienceSilicon carbide presents electrical properties suitable for many applications especially for high voltage devices. 6H-SiC P+NN+ structures have been fabricated following ISE software simulations in order to block voltages as high as 1.5 kV. In particular, these diodes are realized by surrounding the emitter by a p-type region called junction termination extension (JTE). Electrical characterizations under reverse bias at, room temperature and in various environments (air, silicone oil) show a premature breakdown for the protected diodes. This breakdown is localized at the emitter periphery. Optical beam induced current (OBIC) measurements show a peak of photocurrent at the junction edge, indicating the presence of a high electric field. These results show a protection efficiency of 60% of the JTE. An electrical activation of the aluminum dopants implanted in the JTE around 30% is derived from the analysis of the presented results

Characterization of a 4H-SiC High Power Density Controlled Current Limiter

International audienceMost of silicon devices such as Schottky diode, MOSFET, MESFET have been realized in SiC and show good electrical and thermal characteristics [1]. Considering fault current limiters for serial protection, a lot of structures exists [2, 3], from conventional fuses to other complex systems such as circuit breakers, mechanical switches. Up to now, few specific SiC-current limiter were described [4, 5]. This paper presents experimental characterization of a bi-directional current limiter structure based on a vertical SiC VJFET

Characterization of a 4H-SiC High Power Density Controlled Current Limiter

International audienceCritical steps for the fabrication of SiC devices are thermal annealing and metal ohmic contact formation. Metal annealing effect on the electrical characteristics of the current limiter underlines the necessity to control this device fabrication step. Measurements of contact resistivity as a function of temperature demonstrate the stability of the N type Ni/SiC contact in the range of 175 K-450 K as its value remains constant around 40 µΩ.cm 2. Post implantation annealing effect on the sheet resistance (Rsh) shows that a 1700°C/30 min annealing gives better trade off in terms of dopant activation and surface roughness. High power density has been measured up to 600 V. Current thermal stability has been measured for an applied drain to source voltage of 100 V and exhibits high power density capabilities of SiC VJFET as a controlled current limiter. Introduction

Silicon Carbide Controlled Current Limiter, Current Limitation Strategies, Foreseen Applications and Benefits

International audienceThe expansion of electricity networks (distribution of energy, telecommunication), strongly contributed to increase the risks of appearance of defects, such as surge or overload. This multiplicity and complexity of electric networks, the need to have reliable systems favoured the development of serial protection devices. Fuse solution allows an efficient and total protection but requires to replace an element in case of failure. Therefore, other solutions have been investigated. Complex systems have been developed, all based on serial compensation, such as supra-conductor material, GTO MOV combination ... Indeed, because of the strong energy appearance during a short circuit, it is necessary to limit and to dissipate the energy of the short circuit, under high bias. This constraint leads to a feasibility study of a current limiter in 4H silicon carbide (4H-SiC). A VJFET structure was retained focusing on a nominal current of IN = 1 A and a nominal voltage of VN = 690 V. The device was optimised, taking into account SiC excellent physical properties. The VJFET was designed checking the trade-off between a low on-resistance value, high voltage capability and the highest gate transconductance value. A first batch of component was made, validating the bi-directional limitation function in both current and voltage mode, (VMAX = 970 V). The efficiency of the protection was validated, demonstrating the capacity of a component to react very quickly (t < 1 µs). Using such a device is very suitable in several applications (protection against short circuit, transient over current…) as it will allow to reduce transient phenomena and thus increase the efficiency and lifetime of the whole system

Contribution à la conception d'un circuit analogique programmable en technologie CMOS (conception et caractérisation d'une cellule de calcul analogique)

Le développement d'une application en analogique est long et nécessite souvent de multiples itérations. Or, l'électronique d'aujourd'hui exige des produits qui arrivent rapidement sur le marché, c'est à dire des durées de conception et de production courtes. Face à ce défi, le concepteur analogicien est démuni de moyens et d'outils contrairement au concepteur numéricien qui lui, dispose d'un large éventail de composants logiques programmables. Cette thèse expose la contribution à la conception d'un circuit analogique programmable qui intègre des cellules configurables de calcul analogique visant une application de conditionnement capteur, réalisant des opérations de linéarisation. Dans la plupart des cas, la courbe de réponse du capteur n'est pas linéaire ou alors le conditionneur du capteur introduit une non-linéarité. Cette application émane de la demande d'industriels désireux de réduire leur cycle et leur coût de développement dans ce domaine. Après avoir dressé un état de l'art dans le domaine de l'analogique programmable tant au niveau universitaire qu'au niveau industriel, les spécifications d'un cahier des charges de la cellule sont exposées. La cellule de calcul analogique doit réaliser les fonctions d'amplification, d'addition, de soustraction, de multiplication, de division et de racine carrée. Cette cellule est totalement différentielle en entrée et en sortie. Par la suite, la cellule de calcul basée autour de multiplieurs et d'amplificateurs inverseurs, est décrite et caractérisée en simulation et expérimentalement. La caractérisation expérimentale met en évidence des défauts d'offset, tous liés à des problèmes d'appariement de composants. C'est pourquoi, une seconde cellule a été développée permettant de compenser ces offsets indésirables. Des résultats de test montrent que les performances du multiplieur sont améliorées en terme de linéarité et d'offset. Enfin, un réseau de huit cellules de calcul a été conçu dans le but de valider les performances de la cellule à travers l'exemple de linéarisation d'un capteur résistif.The development of an analogue application is long and often requires multiple iterations. However, electronics requires products with short time-to-market: short design and production cycle. In front of this challenge, the analogue designer is deprived of methodologies and tools contrary to the digital designer who benefits a broad range of programmable logic devices. This thesis exposes the contribution to the design of a programmable analogue circuit which integrates configurable cells for analogue computation targeting applications of sensor conditioning, carrying out operations of linearization. In most cases, the response curve of the sensor is not linear or the sensor conditioner introduces a non-linearity. This application is related to an industrial need with conditions of reduce cycle and development cost. After a state of the art in the field of analogue programmable devices both at the university level and the industrial level, the specifications of the required cell are exposed. The analogue computation cell must fulfill the functions of amplification, addition, substraction, multiplication, division and square root. This cell is completely differential at input and output. Thereafter, the cell of computation based on multipliers and inverting amplifiers, is described and characterised in simulation and experiment. The experimental characterisation highlights offsets, all related to problems of componant matching. This is why, a second cell was developed allowing to compensate for these offsets. Results show that the performances of the multiplier are improved in term of linearity and offset. Lastly, a network of eight computation cells was designed for the validation of the cell performances through the example of a resistive sensor linearization.VILLEURBANNE-DOC'INSA LYON (692662301) / SudocSudocFranceF

Macro-modélisation des structures MOS "haute tension" intégrées avec prise en compte de l'auto-échauffement

L'industrie de la microélectronique est aujourd'hui une industrie prospère investie dans les secteurs économiques à bon potentiel de croissance (informatique, télécommunications...). Parmi tous les composants produits en microélectronique, les dispositifs MOS de puissance occupent une place fondamentale. Il s'agit de composants à semiconducteur utilisés principalement dans deux domaines. Ils servent pour contrôler le niveau de courant dans les moteurs électriques, les équipements électroniques et les voitures. D'autre part, ils régulent et stockent de la puissance dans les équipements électroniques portables. Depuis leur apparition dans les années 1970, les dispositifs MOS de puissance ont été intégrés avec des fonctions de plus en plus complexes. Cela a conduit au début des années 1990 à l'idée de la technologie "smart power". Cette technologie a été crée pour fournir l'interface entre le contrôle logique digital et la charge de puissance. Elle intègre les dispositifs de puissance avec des fonctions de contrôle, protection et logique intégrée. Le but est de produire des composants de puissance de plus en plus petits, à basse consommation et à bas coût. Ces dispositifs innovants, qui sont un sujet de recherche porteur dans l'industrie de la microélectronique, doivent être modélisé en SPICE. La modélisation est essentielle afin de pouvoir simuler le comportement des circuits intégrés avant de les dessiner et de les intégrer. Cette thèse a été réalisée au sein de l'équipe de modélisation des dispositifs MOS haute tension (MOS HV) de STMicroelectronics à Crolles. Cette équipe a pour mission de fournir des modèles SPICE pour les dispositifs HV aux concepteurs. Les modèles électriques doivent être capables de reproduire avec précision le comportement des dispositifs dans les régimes DC, AC et grand signal pour des températures comprises entre -40 C et jusqu'à 200 C pour certaines applications. Tous les dispositifs MOS HV dissipent une forte puissance. Si cette puissance ne peut être évacuée efficacement, une élévation de la température de fonctionnement du dispositif va se produire. Ce phénomène d'auto-échauffement est d'autant plus important que la puissance dissipée est élevée. Ce phénomène est par exemple bien connu dans les technologies MOS sur substrat SOI. Dans ce cas en effet l'oxyde enterré fonctionne comme un très bon isolant thermique. En ce qui concerne les MOS HV, des élévations de température de 100 C sont courantes pour des applications de téléphonie. L'impact sur les caractéristiques éléctriques n'est donc pas négligeable. L'objectif de cette thèse est d'améliorer la prise en compte du phénomène d'auto-échauffement dans le modèles des MOS HV. Cela implique d'une part d'évaluer les méthodes de modélisation publiées dans la littérature et de proposer des améliorations. D'autre part, afin de déterminer le plus finement possible les paramètres relatifs à l'auto-échauffement du modèle, il est essentiel d'évaluer aussi les méthodes d'extraction de ces paramètres. Ces études supposent évidemment une bonne compréhension de la modélisation du MOS HV standard, c'est à dire sans prise en compte de l'auto-échauffementVILLEURBANNE-DOC'INSA LYON (692662301) / SudocSudocFranceF

Etude de la faisabilité de composants de puissance sur substrat en carbure de silicium sur isolant (SiCOI)

Le substrat SiCOI est à la fois un substrat bas-coût, dans un contexte d'approvisionnement difficile de substrats SiC massifs, et d'autre part ses propriétés en font un substrat de choix dans le secteur de l'intégration monolithique de systèmes de puissance. Nous avons réalisé la démonstration de la faisabilité de composants de puissance. Nous avons réalisé la démonstration de la faisabilité de composants de puissance sur ce substrat par la fabrication de diodes Schottky et le MESFET. Nous avons étudié les possibilités qu'offrait ce substrat avec et sans réépitaxie. Ce travail a permis la mise au point d'une technique innovante de prise de contact Schottky en pente, adaptée aux composants latéraux sur SiCOI. D'autre part nous avons également mis en évidence l'intérêt de la possibilité d'utiliser les techniques RESURF (Reduce SURface Field) sur ce substrat. Nous concluons sur le réel intérêt de mettre au point un interrupteur de puissance sur ce substrat pour concrétiser son utilisation prometteuse dans des applications de systèmes de puissance sur une puce.SiCOI substrate has two advantages over other substrates: it is a low-cost SiC substrate in a difficult market and also a promising substrate in the field ofmonolithic power electronic. We demonstrated the feasibility of power devices on Si COI substrate, by the fabrication of Schottky diodes and MESFET transistors. We studied that substrate with and without epitaxial SiC layer. This work includes an innovative slope Schottky contact, really interesting for the lateral power devices on SiCOI. What is more, we demonstrated the interest and the possibility of using the RESURF effect (REduce SURface Field) with those substrates. We conclude on the necessity of a power switch on that substrate. Researches on a switch are needed for the monolithic integration of power systems.VILLEURBANNE-DOC'INSA LYON (692662301) / SudocSudocFranceF